SkyCity's Blog

联考 vs 高考：2027 届的决策框架

Sun, 19 Apr 2026 02:00:00 GMT

这是「港澳台联考」专题的第一篇导读，目的是把后续所有素材要回答的问题先摆出来。具体数据、院校名单、分数线会以独立文章形式收录在对应分类下，本文只给思路框架，方便在信息逐步补齐的过程中有一个稳定的决策参照。

一、这个选择到底在选什么

港澳台联考（全称"中华人民共和国普通高等学校联合招收华侨、港澳台地区学生考试"）和普通高考是两条并行的升学路径，区别不在于难度高低，而在于：

考试范围与难度分布：联考大多数科目比普通高考简单，但语文、史地政等科目的考法和重点与内地不同
可报考院校池：联考有专门的院校名单（三百余所，覆盖多数 985/211），但个别热门专业不招联考生
录取分数线机制：联考有独立分数线，与高考分数不直接可比
考试时间与节奏：联考通常在 5 月举行，早于高考约一个月

所以核心问题不是"哪条路更容易"，而是 考生的身份条件、目标院校/专业、备考状态，更适配哪条赛道。

二、报考身份是硬门槛（先过这一关）

联考必须具备港澳台居民或华侨身份之一才能报名。具体身份认定规则每年由全国联招办发布，细节条款很关键（例如在境外居留时间要求、户籍限制、是否允许"双轨"等）。

📌 待补充：2027 届报考资格的具体条款、常见踩坑点。详见政策分类下的专文。

如果身份资格都不满足，下面的讨论就不成立，只能走高考。

三、三种路径及其适用场景

路径 A：专攻联考

适合：身份明确、目标院校全部在联招名单内、并且不打算冲击那些"不招联考生"的特殊专业。

优势：考纲相对可控，竞争池小，相同分数能进的内地院校档次通常更高。风险：一旦联考发挥失常，没有备胎——高考这条路基本上来不及补。

路径 B：两条腿走路（联考 + 高考都考）

适合：身份条件满足、对目标院校有弹性、心理承受和时间管理能力强的考生。

优势：一次备考期覆盖两次考试机会，风险对冲。风险：两套考纲的重叠度并不像想象中高——语文、政治、历史科目差异尤其明显。如果没有清晰的时间分配方案，很容易"两边都没练到位"。关键在于评估边际精力投入的产出，而不是"多考一场总归有备无患"。

路径 C：只走高考

适合：身份条件不清晰、或目标院校专业大量在联考之外（例如某些军校、公安类、个别艺术类特殊招生）。

优势：赛道单一、信息最透明、备考资源最成熟。风险：竞争激烈，与几百万考生同池。

四、做决策前需要收齐的信息

这是本专题后续要逐项填充的清单：

需要确认	对应分类
2027 届报考资格的最新条款	政策
当年联考招生院校与专业目录	院校
目标院校近 3 年联考录取分数线、一本线	分数线
考纲差异（与高考逐科对比）	政策 / 真题
两条赛道的题型与难度	真题
走过两种路径的过来人怎么评价	访谈
兼顾两场考试时如何排课、分配时间	备考经验

五、2027 届当下（2026 年 4 月）该做什么

距离考试还有约 13 个月。这个时间窗口建议划分为：

2026 Q2（现在 — 6 月）：信息收集，确定走哪条路径（路径 A/B/C 之一）
2026 Q3（7 — 9 月）：按选定路径制订备考计划，开始按考纲系统复习
2026 Q4（10 — 12 月）：联考报名窗口；针对性刷题与模拟
2027 Q1（1 — 4 月）：冲刺；若走路径 B，重新评估是否减负为单赛道
2027 年 5 — 6 月：应考

路径决策应尽量在 2026 年 9 月前 完成——此后再变轨代价会快速上升。

六、本专题的打开方式

在港澳台联考专题页按"政策 / 院校 / 分数线 / 真题 / 备考经验 / 访谈"六个分类浏览
所有新素材都会打上 港澳台联考 主标签 + 子类标签，自动出现在对应卡片中
本篇会随着信息的补齐持续修订，把"待补充"的地方换成有据可查的结论

本文是思路框架，不作为权威政策解读。任何具体数据以教育部、全国联招办当年发布的官方文件为准。欢迎通过博客联系方式提供素材或指出错漏。

微信小程序开发前期准备清单

Sun, 05 Apr 2026 00:00:00 GMT

整理自视频：【AI编程】我用Claude开发了一个偏头痛小程序，从零到上线全流程保姆级教程！

一、账号注册

准备一个邮箱（每个邮箱只能注册一个小程序，注册前确认该邮箱未被使用过）
前往微信公众平台 → 立即注册 → 选择「小程序」
用邮箱注册账号，验证后设置密码
填写主体信息：
- 国家：大陆
- 主体类型：个人（需要身份证、姓名）

注册成功后会显示提交成功提示：

二、小程序基本信息填写

注册成功后，进入小程序管理后台填写：

名称：小程序名称（备案时建议名称笼统一些，避免过于具体）
简称：较短的名称
头像：准备好小程序头像图片
介绍：小程序功能描述
类目：根据实际功能选择（如「工具」→「记录类」），类目选择直接影响审核通过率

填写小程序基本信息页面如下：

选择服务类目时会弹出类目选择框：

三、合规性准备（个人开发者必看）

个人开发者资质有限，上线前需提前规避以下风险：

注意事项	说明
类目选择	选「工具/记录」类，避免选医疗、金融等需资质认证的类目
避免专业词汇	不出现「诊断、治疗、医疗建议」等词汇，否则审核大概率不通过
明确工具属性	描述时强调是「记录工具」，不是医疗产品
个人信息保护	遵守个人信息保护法，用户数据不得滥用

视频中对合规性注意事项的说明（含头像规格要求）：

四、小程序备案

⚠️ 这是上线最关键的前提条件，个人开发者容易忽略

和域名备案一样，小程序、App、网站上线前都需要备案
没有备案就无法提交审核，也无法发布上线
备案流程：在微信公众平台 → 设置 → 基本设置 → 小程序备案

建议在开始开发之前就启动备案流程，因为备案审核本身需要时间。

微信公众平台小程序发布流程中，备案是必须完成的步骤之一：

五、开发工具准备

工具	用途	获取方式
微信开发者工具	小程序本地开发、调试、上传	微信官方下载
APPID	开发时绑定小程序身份	微信公众平台 → 开发管理 → 开发设置
云环境 ID	使用微信云开发时需要	微信公众平台 → 云服务 → 云开发

在微信开发者工具中创建项目时需要填入 APPID，并选择后端服务类型：

六、云服务开通（如使用微信云开发）

进入微信公众平台 → 开发与服务 → 云服务 → 云开发
点击开通，用微信扫码授权
创建云环境，记录云环境 ID（开发和部署时都会用到）

微信公众平台云开发开通页面：

七、开发前资料准备

在正式写代码前，建议提前准备好：

需求文档：明确功能模块、页面结构、数据字段（Claude Code 会直接读取这份文档生成代码）
设计规范：如有 UI 要求，提前确定风格（如果没有，可以让 AI 自由发挥后再迭代）
图标/图片资源：优先使用开源图标（如 iconfont），避免引用不存在的本地资源导致报错

准备好资料后，在 Claude Code 中使用 /init 命令初始化项目，生成 CLAUDE.md 和技术文档：

总结：上线前检查清单

□ 邮箱注册账号完成
□ 主体信息（身份证）登记完成
□ 小程序名称/头像/介绍填写完成
□ 类目选择合规
□ 小程序备案已提交（或进行中）
□ APPID 已记录
□ 云环境已开通，云环境 ID 已记录
□ 微信开发者工具已安装
□ 需求文档已准备

Vibe Coding 时代：当编程变成了\"说话\"

Sat, 04 Apr 2026 00:00:00 GMT

2023 年以前，"会不会写代码"是程序员的核心竞争力。2026 年，这个问题正在慢慢变成："你会不会跟 AI 说清楚你想要什么？"

这就是 Vibe Coding 时代。

什么是 Vibe Coding？

Vibe Coding 这个词最早由 Andrej Karpathy 在 2025 年初提出。他的原话大意是：

"我现在写代码几乎不看代码本身了。我只是描述我想要什么，然后接受 AI 给我的结果。"

听起来有点玄乎，但其实非常写实。你打开 Cursor 或者 Claude Code，用自然语言描述需求，AI 帮你写代码，你读都不读直接跑，出错了就把报错扔回给 AI，让它自己修——如此循环。

整个过程中，你最核心的工作是描述清楚你想要什么，而不是手写每一行逻辑。

这意味着什么？

1. 门槛降低了，上限没有降低

Vibe Coding 让更多人能"写"出能运行的代码，但要做出真正好的产品，还是需要理解系统、架构、性能、安全……这些东西 AI 不会主动替你考虑，你必须有足够的判断力去审查它给你的东西。

换句话说：入门变容易了，精通依然很难。

2. 调试能力比编码能力更重要

以前你写代码，出了 bug 你知道大概在哪儿。现在 AI 生成的代码你不一定读得懂，但你依然需要知道如何定位问题。

"看报错、定位问题、描述给 AI"——这个循环里，对系统行为的直觉是无法被 AI 替代的。

3. 语言表达成了新的技术栈

能不能把需求说清楚，能不能给 AI 足够的上下文，能不能识别 AI 输出的问题——这些软技能正在变成硬技能。

一个会写 Prompt 的人，和一个不会的人，产出效率可能差 10 倍。

我自己是怎么用的？

老实说，我现在写代码的方式已经变了很多。

探索型任务：完全交给 AI，让它先跑出一个能用的版本，我再在上面改。
核心逻辑：还是自己写，或者和 AI 一起写，但每一行我都会看一遍。
配置/样板代码：全交给 AI，这类代码本来就无聊，AI 做得比我好。

我发现一个有趣的事：AI 越来越擅长的，恰好是我最不喜欢写的部分。这让我有更多时间去想那些真正有趣的问题。

会不会有人因此失业？

这是个老生常谈的话题，但我的看法是：短期内不会大规模替代，长期内会重新定义岗位。

就像电子表格没有消灭会计师，但改变了会计师做什么——AI 编程工具不会消灭程序员，但会改变程序员花时间在哪里。

那些能利用 AI 杠杆的人，会比以前更有生产力。那些拒绝改变的人，会越来越难竞争。

结语

Vibe Coding 不是编程的终点，是编程的一次形态变化。

代码本身从来都不是目的，解决问题才是。如果 AI 能帮我更快地解决问题，那我乐意接受这种变化。

你现在是怎么用 AI 写代码的？欢迎在评论区聊聊。

OpenClaw 本地模型电脑配置清单

Thu, 02 Apr 2026 00:00:00 GMT

OpenClaw 是一套以 AI Agent 为核心用户的本地运行框架，可以接入本地大语言模型或云端模型。本文整理了在本地跑模型时推荐的硬件配置，供参考。

1 最低配置（能跑，但别指望太快）

配置项	最低要求
CPU	x86_64 或 ARM64 现代处理器
内存	16 GB RAM
GPU	4 GB VRAM（NVIDIA / AMD）
存储	50 GB 可用空间
系统	macOS / Linux / Windows
运行时	Node.js 20+

如果只跑 gateway 模式（转发到云端），10 GB 存储 + 4 GB RAM 即可，不需要 GPU。

2 推荐配置（日常使用 3B–7B 模型）

配置项	推荐参数
CPU	8 核以上（CPU 不是瓶颈，够用即可）
内存	32 GB RAM
GPU	8 GB VRAM（如 RTX 3060 / RTX 4060）
存储	100 GB SSD
网络	稳定连接（模型下载用）

16 GB RAM：可跑 3B 参数量级模型
32 GB RAM：可跑 7B 参数量级模型，体验流畅

3 高性能配置（跑 27B+ 大模型）

配置项	高性能参数
CPU	16 核以上
内存	64 GB+ RAM
GPU	NVIDIA RTX 4090（24 GB VRAM）或同级
存储	500 GB NVMe SSD

Apple Silicon 方案

苹果 M 系列芯片的统一内存架构（Unified Memory）在本地模型推理上性价比很高，且内存带宽直接决定 token 生成速度：

芯片	统一内存上限	内存带宽	适合模型规模	代表机型
M4	32 GB	120 GB/s	7B–13B	MacBook Air, Mac mini
M4 Pro	64 GB	273 GB/s	13B–32B	MacBook Pro 14/16
M4 Max	128 GB	546 GB/s	32B–70B	MacBook Pro 16, Mac Studio
M5	32 GB	154 GB/s	7B–13B	MacBook Air（2025）
M5 Pro	64 GB	307 GB/s	13B–32B	MacBook Pro 14/16（2026）
M5 Max	128 GB	614 GB/s	32B–70B	MacBook Pro 16（2026）

参考推理速度（Ollama，4-bit 量化）：

M4 Pro 64GB 跑 DeepSeek R1 32B：约 11–14 tok/s
M4 Max：约 81 tok/s（通用小模型）
M5 系列相比 M4 整体快约 20–27%

注意：token 生成速度由内存带宽决定，而非 CPU 频率。M5 Max 的 614 GB/s 带宽是目前消费级设备中最高的。

推荐甜蜜点：M5 Pro（64 GB）是 2026 年当前性价比最高的本地模型方案，可流畅运行 32B 量级模型。

4 本地模型运行时

OpenClaw 官方推荐搭配 Ollama 作为本地模型的运行后端（2026年3月起成为官方支持的 provider）。

# 安装 Ollama
brew install ollama  # macOS

# 拉取模型（以 Qwen 为例）
ollama pull qwen2.5:7b

# 启动 OpenClaw 并指向 Ollama
# 在 OpenClaw 配置中设置 provider 为 ollama

推荐模型：

Qwen2.5 7B — 中文支持好，7B 体量，32 GB 内存可流畅运行
Qwen3.5 27B — 性能接近 GPT-4o Mini，需 64 GB+ 内存
Llama 3.1 8B — 英文任务推荐

5 存储空间估算

模型规模	大约占用磁盘空间
3B	~2 GB
7B	~4–5 GB
13B	~8 GB
27B	~16 GB
70B	~40 GB

6 总结

场景	推荐方案
轻量体验	16 GB RAM + 任意独显 4 GB VRAM
日常开发	32 GB RAM + RTX 4060 / Apple M5 Pro 64GB
高强度生产	64 GB RAM + RTX 4090 / M5 Max 128GB Mac Studio
低功耗部署	Jetson Orin Nano

数据隐私是本地部署最大的优势——所有推理都在本机完成，不走网络。如果对数据安全有要求，本地跑模型是目前最稳妥的方案。

STM32学习随手记录

Sat, 16 Aug 2025 00:00:00 GMT

STM32回顾性学习，只记要点

1 Keil设置

Configuration（帮叟）
1. Editor->Encoding->Encode in UTF-8 without signature 支持中文
2. Editor->C/C++ Files->Tab size->4 更改缩进为4
3. Color & Fonts-> C/C++ Editor files-> Text -> Font->14 调整字体大小
4. Text Completion -> Symbols after 3 Characters 选中自动补全设置（需重启软件）
Options for Target（魔术棒）
1. C/C++-> Include Paths 声明所有包含头文件的文件夹
2. C/C++-> Define内定义USE_STDPERIPH_DRIVER 使用标准外设编译，这是使用库函数的条件编译
3. Debug 下拉列表选择对应调试器
4. Debug 调试器旁边Settings Flash Download里勾选Reset and Run

2 STM32内部电路结构

3 STM32编程

3.1 方式：

  1. 直接调用寄存器（需查阅STM32文档）
  2. 库函数
  3. HAL

3.2 库函数

3.2.1 GPIO配置

#include "stm32f10x.h"                  // Device header

int main(void)
{
	//使用库函数将位于GPIOC的Pin13对应的LED点亮（0亮1灭）
	//1. 打开clk使能
	RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOC, ENABLE); 	//打开GPIOC的clk使能
	//2. 定义GPIO结构体
	GPIO_InitTypeDef GPIO_InitStrcture;					//定义一个名为GPIO_InitStrcture的结构体，并在下面描述结构体的内容
	GPIO_InitStrcture.GPIO_Mode = GPIO_Mode_Out_PP; 	//通用推挽输出
	GPIO_InitStrcture.GPIO_Pin = GPIO_Pin_13; 			//将控制目标定为Pin13（跳转：点击Class为member的GPIO_Pin）
	GPIO_InitStrcture.GPIO_Speed = GPIO_Speed_50MHz;	//将Pin13速度定位50MHz
	//3. 初始化GPIO
	GPIO_Init(GPIOC, &GPIO_InitStrcture); 				//初始化GPIOC
	//4. GPIO设置为高/低电平
	GPIO_SetBits(GPIOC, GPIO_Pin_13);
//	GPIO_ResetBits(GPIOC, GPIO_Pin_13);
	while (1)
	{
		
	}
}

3.2.2 寄存器输出模式

推挽
1. P-MOS/N-MOS都导通。高电平：1，低电平：0
开漏
1. P-MOS关闭，N-MOS导通。高电平：高阻（浮空），低电平：0
2. 可外接5V上拉电阻，将高电平输出为5V
关闭
1. P-MOS/N-MOS都关闭。电平由外部电路控制45




















—————————————————————————————————————

Ongoing

—————————————————————————————————————

[首页](https://blog.skycity11.xyz)

SolidWork电脑配置清单

Thu, 14 Aug 2025 00:00:00 GMT

SolidWorks 2025 电脑配置推荐（顶配/中配/性价比）

价格为AI生成，非市场价，仅供参考

组件	顶配型号（极致性能）	价格（约）	中配型号（均衡性能）	价格（约）	性价比型号（预算优化）	价格（约）
CPU	AMD Ryzen 9 9950X3D（16核32线程，5.7GHz）	¥5,500	Intel i9-14900KS（6.0GHz单核）	¥4,500	AMD Ryzen 7 7800X3D（8核16线程）	¥2,800
主板	技嘉 X870 Aorus ELITE WIFI7 ICE	¥4,500	华硕 ROG STRIX Z790-F	¥3,500	微星 B650M Gaming Plus WiFi	¥1,200
显卡	NVIDIA RTX 5090D（32GB GDDR7）	¥38,000	NVIDIA RTX 5000 Ada（32GB GDDR6）	¥35,000	NVIDIA RTX A4000（16GB GDDR6）	¥8,000
内存	128GB DDR5-7200（芝奇 Trident Z5 RGB）	¥6,000	64GB DDR5-6400（金士顿 Fury）	¥3,000	32GB DDR5-6000（光威/金百达）	¥1,000
存储	2TB PCIe 5.0 NVMe + 16TB HDD	¥4,300	1TB PCIe 4.0 NVMe + 8TB HDD	¥2,500	1TB PCIe 3.0 NVMe	¥500
电源	海韵 PRIME TX-1600W 钛金	¥3,500	海韵 PRIME TX-1000W 金牌	¥2,000	长城/航嘉 750W 非模组	¥400
散热	恩杰 Kraken Z73 360mm + 联力积木风扇×6	¥2,500	超频三银翼 DT360 ARGB	¥1,200	利民六铜管双塔风冷	¥200
机箱	联力 O11D EVO XL 全塔	¥1,800	微星 MPG VELOX 300 Airflow	¥1,200	先马/航嘉中塔机箱	¥300
显示器	戴尔 UltraSharp U3224KB（6K 32英寸）	¥12,000	LG 32UN880（4K 32英寸）	¥6,000	AOC Q27P10（2K 27英寸）	¥1,500
键鼠	罗技 MX Keys S + MX Master 3S	¥1,500	罗技 MX Keys + MX Master 3	¥1,000	雷蛇/罗技入门键鼠套装	¥300
总价	¥80,000~90,000		¥55,000~65,000		¥15,000~20,000

关键配置说明

CPU选择

顶配：AMD 9950X3D（16核，3D V-Cache优化仿真性能）
中配：Intel i9-14900KS（高频单核，适合建模）
性价比：AMD 7800X3D（8核，兼顾游戏与轻量设计）

重要性

SolidWorks 的渲染（尤其是 PhotoView 360 或 KeyShot）主要依赖 CPU的多核性能。仿真计算（如Simulation）也重度依赖CPU。
如果是实时建模和交互，单核性能也很重要，但渲染阶段多核优势更明显。

显卡选择

顶配：RTX 5090D（32GB GDDR7，DLSS 4.0）
中配：RTX 5000 Ada（32GB GDDR6，SolidWorks认证）
性价比：RTX A4000（16GB GDDR6，入门工作站卡）

显卡说明

重要性

建模/交互：依赖显卡的实时视图性能（OpenGL驱动优化）。
渲染：如果使用 GPU渲染器（如 SolidWorks Visualize），则需要高性能显卡；但默认的 PhotoView 360 仅用CPU。渲染：如果使用 GPU渲染器（如 SolidWorks Visualize），则需要高性能显卡；但默认的 PhotoView 360 仅用CPU。

类型

专业显卡（如RTX Ada）在复杂装配体和抗锯齿表现更好，但价格高
- NVIDIA RTX Ada 6000 或 RTX 5000 Ada（针对SolidWorks优化，驱动稳定）
游戏显卡（如5090D）性价比更高，适合预算有限且兼顾其他用途（如游戏）。
- RTX 4090/5090（未来）也能用，但可能因驱动优化不足导致性能损失（约 10~30%）

内存（RAM）

重要性

大型装配体或高分辨率渲染需要大内存，否则会频繁卡顿。

需求级别	容量	适用场景
基础需求	32GB DDR5	中等复杂模型、一般渲染任务
高级需求	64GB~128GB DDR5	超大型装配体、多任务并行渲染

存储（SSD）

重要性

加快场景加载和缓存读写速度，显著提升工作流效率。

适用场景

顶配：超大型装配体、实时渲染、流体/结构仿真
中配：中型装配体、常规建模+轻量仿真
性价比：零件设计、学生/个人学习

购买建议：

专业工作站优先选择顶配

中小企业/工作室推荐中配

个人/学生选择性价比方案

完整认证列表参考：SOLIDWORKS 2025官网

TIPS

优先顺序：CPU多核 > 大内存 > 专业显卡（或高端游戏显卡） > 高速存储

—————————————————————————————————————

首页

I2C学习随手记录

Sun, 10 Aug 2025 00:00:00 GMT

I2C回顾性学习，只记要点

1 原理分析

I2C（Inter IC Bus）是由Philips公司开发的一种通用数据总线
两根通信线：SCL（Serial Clock串行时钟线）、SDA（Serial Data串行数据线）
SCL和SDA均要配置开漏输出模式
1. SDA配置为开漏输出目的：因为SDA半双工，主从机都可以输出，为了防止主从对SDA线输出不同电平，导致避免短路，所以采取禁止所有设备输出强上拉的高电平（对单片机来说是推挽模式），采用外置若上拉电阻加开漏输出的电路结构
  1. 强上拉：PMOS/NMOS或者开关连接VCC/GND
  2. 弱上拉：用电阻连接至VCC/GND
  3. 开漏模式+弱上拉情况下，只有每个设备都输出高电平，才是高电平，但凡有一个设备输出低电平，就是低电平
2. SCL配置为开漏输出目的：出于多主机模式下时钟同步和总线仲裁考虑
SCL和SDA各添加一个上拉电阻，阻值一般为4.7KΩ左右

2 STM32软件I2C

2.1 时序逻辑

开始/结束：SCL高电平期间，变换SDA 接受/发送数据：SCL低电平时，放置SDA，SCL高电平时读走

2.1 时序基本单元

起始条件：SCL高电平期间，SDA下降沿

终止条件：SCL高电平期间，SDA上升沿

发送一个字节：SCL低电平期间，主机将数据位依次放到SDA线上（高位先行），然后释放SCL，从机将在SCL上升沿时读取数据位，所以SCL高电平期间SDA不允许有数据变化，依次循环上述过程8次，即可发送一个字节
- 简单概括：SCL低电平主机放数据，高电平从机读数据

接收一个字节：SCL低电平期间（实为下降沿时），从机将数据位依次放到SDA线上（高位先行），然后释放SCL，主机将在SCL高电平期间读取数据位，所以SCL高电平期间SDA不允许有数据变化，依次循环上述过程8次，即可接收一个字节（主机在接收之前，需要释放SDA）
- 简单概括：SCL低电平从机放数据，高电平主机读数据
- 注意点：主机需要提前释放SDA（置1）

发送应答：主机在接收完一个字节之后，在下一个时钟发送一位数据，数据0表示应答，数据1表示非应答
- 概括：主机接受完之后，发送1bit数据
- 理解：从机发送完数据以后，等待SDA拉低，从而判断主机接收到了数据，即可再发下一笔数据，否则便释放SDA总线，不干扰主机下一步操作

接收应答：主机在发送完一个字节之后，在下一个时钟接收一位数据，判断从机是否应答，数据0表示应答，数据1表示非应答（主机在接收之前，需要释放SDA）
- 概括：主机发送完之后，接收1bit数据
- 理解：主机发送完数据以后，等待SDA拉低，从而判断从机接收到了数据，若没有接收到应答，主机可以视情况产生停止条件，并提示一些信息

2.2 三种数据帧

2.2.1 指定地址写

步骤：
1. 起始
2. 主机写从机设备地址+写标志位（0）
  1. 从机地址一般为7位
3. 主机接收从机应答
4. 主机写从机内部地址
  1. 传感器：寄存器地址
  2. ADC：指令控制字
  3. Flash：内部RAM地址
5. 主机接收从机应答
6. 主机写数据
7. 主机接收从机应答
8. 停止
注意：
1. 扩展：如果想在一条数据帧连续写入多字节地址，则在7后重复6、7即可，地址会自动+1

2.2.1 当前地址读

步骤：
1. 起始
2. 主机写从机设备地址+读标志位（1）
3. 主机接收从机数据
4. 主机发送从机非应答（SA）（1）
5. 停止
注意：
1. 该方式无法指定从机内部地址，只能通过上一笔读写过的地址+1判断，若没有操作过默认为0地址。
  1. 地址会存入从机内部一个寄存器中，不会因为起始/停止改变地址内容
2. 发送非应答SA，表示主机不想再继续接收数据，此时从机会释放SDA
3. 扩展：如果想在一条数据帧连续读出多字节地址，则将4改为“主机发送从机应答”后重复3、4即可，地址会自动+1，直到不想再接收数据，将4改为“主机发送从机非应答”

2.2.2 指定地址读

步骤：
1. 起始
2. 主机写从机设备地址+写标志位（0）
3. 主机接收从机应答
4. 主机写从机内部地址
5. 主机接收从机应答
6. restart（Sr）
7. 主机写从机设备地址+读标志位（1）
8. 主机接收从机应答
9. 主机接收从机数据
10. 主机发送从机非应答位（SA）
11. 停止
注意：
1. 相当于主机先写了一个地址但没写数据，然后再发起一个读请求，从机就会由这个地址读取

3 STM32硬件I2C

—————————————————————————————————————

Ongoing

—————————————————————————————————————

首页

STM32学习随手记录

Sat, 09 Aug 2025 00:00:00 GMT

STM32回顾性学习，只记要点

1 Keil设置

Configuration（帮叟）
1. Editor->Encoding->Encode in UTF-8 without signature 支持中文
2. Editor->C/C++ Files->Tab size->4 更改缩进为4
3. Color & Fonts-> C/C++ Editor files-> Text -> Font->14 调整字体大小
4. Text Completion -> Symbols after 3 Characters 选中自动补全设置（需重启软件）
Options for Target（魔术棒）
1. C/C++-> Include Paths 声明所有包含头文件的文件夹
2. C/C++-> Define内定义USE_STDPERIPH_DRIVER 使用标准外设编译，这是使用库函数的条件编译
3. Debug 下拉列表选择对应调试器
4. Debug 调试器旁边Settings Flash Download里勾选Reset and Run

2 STM32内部电路结构

3 STM32编程

3.1 方式：

  1. 直接调用寄存器（需查阅STM32文档）
  2. 库函数
  3. HAL

3.2 库函数

3.2.1 GPIO配置

#include "stm32f10x.h"                  // Device header

int main(void)
{
	//使用库函数将位于GPIOC的Pin13对应的LED点亮（0亮1灭）
	//1. 打开clk使能
	RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOC, ENABLE); 	//打开GPIOC的clk使能
	//2. 定义GPIO结构体
	GPIO_InitTypeDef GPIO_InitStrcture;					//定义一个名为GPIO_InitStrcture的结构体，并在下面描述结构体的内容
	GPIO_InitStrcture.GPIO_Mode = GPIO_Mode_Out_PP; 	//通用推挽输出
	GPIO_InitStrcture.GPIO_Pin = GPIO_Pin_13; 			//将控制目标定为Pin13（跳转：点击Class为member的GPIO_Pin）
	GPIO_InitStrcture.GPIO_Speed = GPIO_Speed_50MHz;	//将Pin13速度定位50MHz
	//3. 初始化GPIO
	GPIO_Init(GPIOC, &GPIO_InitStrcture); 				//初始化GPIOC
	//4. GPIO设置为高/低电平
	GPIO_SetBits(GPIOC, GPIO_Pin_13);
//	GPIO_ResetBits(GPIOC, GPIO_Pin_13);
	while (1)
	{
		
	}
}

3.2.2 寄存器输出模式

推挽
1. P-MOS/N-MOS都导通。高电平：1，低电平：0
开漏
1. P-MOS关闭，N-MOS导通。高电平：高阻（浮空），低电平：0
2. 可外接5V上拉电阻，将高电平输出为5V
关闭
1. P-MOS/N-MOS都关闭。电平由外部电路控制45




















—————————————————————————————————————

Ongoing

—————————————————————————————————————

[首页](https://blog.skycity11.xyz)

手记-DIY-異議あり！-陀螺仪-音频播放器

Wed, 06 Aug 2025 00:00:00 GMT

记录制作"異議あり！-陀螺仪-音频播放器"的过程

空想阶段

start at 2025/5/12

想法来源

由于最近沉迷《逆转裁判》123系列（又称逆转裁判成步堂传），经常幻想自己在法庭上学成步堂拿手指人并大喊「異議あり！」

加上由于NS上游玩无法切换日语配音，导致其经典台词「異議あり！」只能用中文「异议！」呈现，对此耿耿于怀。又无聊时刷到b站视频有up自己DIY了一款实体版「異議あり！」的小型播放器，支持手势操作和播放bgm功能，非常中二，又想起了自己的专业，总该干点老本行了，遂有了自己制作这个播放器的想法。

画饼阶段

start at 2025/8/6

（不要问我为什么拖了这么久）

1 目标指定

能做出来一个能同时播放游戏的语音及bgm、支持手势操作切换歌曲、支持USB烧录歌曲、能通过按键调节音量、能离线使用&能充电、有外壳的音乐播放器即可，功能实现为主，大小、功耗、外观不追求太多。

2 功能划分

电路方面
1. 主控芯片，应该没啥门槛，能使就行
  1. 采用STM32F103C8T6（暂定）
2. 陀螺仪芯片，用来实现手势操作，通过X轴/Y轴位移手势指令，输入单片机识别，支持I2C控制
  1. 采用MPU6050（V老师推荐准没错）
3. 语音芯片,功能包括语音编码、解码、存储、播放和识别，支持串口控制
  1. 采用CH7003（网上随便找的），抄一下datasheet
    1. 带4MB内存
    2. PWM音频输出，内置0.5W功放，可直接推动8Ω/0.5W喇叭
    3. 支持DAC输出，外界功放
    4. 支持外挂SPI flash，最大128Mbit
    5. 支持USB连接电脑拷贝音频，PC虚拟内置存储介质的U盘功能
    6. 30级音量自由设定
4. DAC及功放模块
  1. 视情况而定，先用语音芯片内置功放试试效果，不行再加喇叭
5. 存储flash模块
  1. 视情况而定，先看看语音芯片内部够用不，不够再加SPI flash
6. 蓄电池以及充电模块
  1. 没想好具体咋做
7. USB typec电路，实现调试、连接电脑烧录音频音频、充电
  1. 没想好具体咋做
外壳方面
1. 3D打印外壳，具体设计待定，先把电路功能做好再去求教Q老师

3 计划步骤

先用现成的（"这不是现成的？"）核心板+面包板+功能芯片分步实现核心功能
1. 熟悉核心板相关
  1. 购买STM32最小系统板+面包板硬件平台，套件内容包括：
    1. STM32F103C8T6最小系统板（支持直插面包板）
    2. 面包板以及各种线
    3. OLED显示屏
    4. MPU6050陀螺仪模块
    5. 以及一些暂时看上去用不到的东西
  2. 根据套件配套视频捡回尘封的记忆
2. 用STM32+MPU6050实现手势操作识别功能
  1. 核心板套件自带MPU6050套件
  2. 参考视频工程代码，实现MPU6050初始化配置
  3. 实现X轴/Y轴位移手势指令识别
3. 用STM32+语音芯片实现音频播放、切换、控制功能
  1. 参考视频
4. 用USB模块实现调试、连接电脑烧录音频音频功能
5. 用电池模块实现设备离线、充电功能
画原理图、PCB实现以STM32、MPU6050、语音芯片为主体的硬件电路，投稿嘉立创获得板板
实现外壳设计

update at 2025/8/6

4 实际开干

4.1 MPU6050学习

4.1.1 原理

MPU6050是一个6轴姿态传感器，可以测量芯片自身X、Y、Z轴的加速度、角速度参数，通过数据融合，可进一步得到姿态角，常应用于平衡车、飞行器等需要检测自身姿态的场景

3轴加速度计（Accelerometer）：测量X、Y、Z轴的加速度
- 实际上是一个测力计
- 可以理解为坐在车里，车子突然往前开，椅背感觉到力
- 静态稳定，动态不稳定

3轴陀螺仪传感器（Gyroscope）：测量X、Y、Z轴的角速度
- 静态不稳定，动态稳定
- 可以理解为游乐场甩椅子，甩起来以后测两个椅子间的距离从而获得角速度

4.1.2 参数

16位ADC采集传感器的模拟信号，量化范围：-32768~32767
加速度计满量程选择：±2、±4、±8、±16（g）
- 如选择为±2，那么32767对应的就是2g加速度
- 量程越小，测量就会更细腻
陀螺仪满量程选择： ±250、±500、±1000、±2000（°/sec）
- 运动剧烈，就把量程调高，避免加速度/角速度超出量程
可配置的数字低通滤波器
- 如果抖动太厉害，就开启，可以让数据平缓一点
可配置的时钟源，可配置的采样分频
- 控制AD采样的快慢
I2C从机地址：1101000（AD0=0）；1101001（AD0=1）
- 由于I2C读写位的存在，所以0x68(1101000)会左移一位在加上读写位，也就变成了0xD0（读），0xD1（写）

4.1.3 电路

引脚	功能
XCL、XDA	主机I2C通信引脚
AD0	从机地址最低位
INT	中断信号输出

SCL、SDA已经接如上拉电阻
XCL、XDA
- 通常用于外接磁力计或磁力计，MPU6050通过I2C主动访问这些芯片，经过内部DMP进行数据融合和姿态解算
- 用于扩展功能，比如引入绕z轴角度（偏航角）（类似于指南针），或者无人机定高时，需要加气压计扩展为10轴，提供一个高度信息的稳定参考
AD0 已接入下拉电阻，默认为0
LDO 左上角，扩展5V供电

4.1.3 内部框图

Self test
- 功能：自测模块，启动自测后，芯片内部会模拟一个外力施加在传感器上，导致传感器数据比平时大一些
- 使用：先开自测，再关自测，把两者数据相减得到自测响应，查阅手册，如果在范围内就没坏

update at 2025/8/10

4.1 MPU6050调试

4.1.1 思路

100ms为间隔测试一次
快速移动检测阈值为2g

// 快速移动检测阈值 (可根据实际情况调整)
#define MOVEMENT_THRESHOLD 2.0f // 2g的加速度变化

—————————————————————————————————————

Ongoing

—————————————————————————————————————

首页

使用MD写网页文章的贴图方法

Fri, 18 Jul 2025 00:00:00 GMT

总结了一些使用MD写网页文章的贴图方法，解决贴图麻烦的问题

—————————————————————————————————————

方法1：引用绝对路径图片

将名为"filename"的JPG格式图片存放在img路径下，然后用这种引用方式：

![](/img/filename.jpg)

注：该方法虽稳定但较为繁琐，需先粘贴图片，再填路径 —————————————————————————————————————

方法2：通过vscode + markdown image插件贴图

（个人理解）原理是通过插件中的jsdelivr服务，将图片传到github上指定仓的jsdelivr镜像仓，获取该图片的镜像仓链接，也就是https://cdn.jsdelivr.net开头的链接。取决于该服务器的稳定性。个人目前使用还算稳定。

1. github中的设置

在github中新建一个仓库，如picture，之后该目录的https地址将会用到，如https://github.com/username/picture
在github中获取个人访问令牌，从而vscode中的插件获得访问picture库的权限
1. 进入github，点击右上角头像进入settings，左边栏拉到最下找到Developer settings
2. 选择Fine-grained tokens，选择右上角Generate new tokens
3. Token name任取，Expiration选择custom，最高可达一年
4. Repository access选择刚刚建好的仓库
5. Permissions中点开Account permissions，只需选择Contents Read and write
6. Generate token之后，需妥善保存

2. vscode中的设置

接下来，使用vscode编辑器，安装Markdown Image插件
进入插件设置，选择GitHub作为上传图片的方式，然后点击设置项目
需要填的内容为这4项，第二项填入之前保存的token，第三项填入新建的github仓库，第一项是为保存的图片新建仓库的一级目录
之后就可以通过右键粘贴图片，或者快捷键Shift+Alt+V粘贴图片链接，如

注：很偶尔会出现上传不成功，导致粘贴不了的问题，可能是服务器卡了，过一会儿再试即可

—————————————————————————————————————
The end
—————————————————————————————————————

首页

特定URL隐藏分类文章

Fri, 18 Jul 2025 00:00:00 GMT

通过屏蔽关键词的方式伪隐藏文章，并通过特定URL查找到这些文章

原理分析

目的: 要实现通过特定URL访问隐藏的分类文章，同时不让这些文章出现在首页或其他公开位置。

方法分析：

如果只是不想让文章出现在首页 → 方法1（hidden: true）
如果希望完全隐藏，除非知道 URL → 方法2（_drafts）
如果需要更严格的访问控制 → 方法3（私有分支）

本文中只介绍方法1

举例说明: 比如想要将work分类下的文章隐藏起来，输入https://<your-site>/work才可以看到

具体步骤

1. 在文章的 Front Matter 中添加 hidden: true 和 category: work

给隐藏文章设置，隐藏属性为是，分类为work

{% raw %}

hidden: true  # 不在首页显示
category: work  # 属于 work 分类

{% endraw %}

给正常文章设置，隐藏属性为否

{% raw %}

hidden: false  # 在首页显示

{% endraw %}

2. 在_config.yml添加内容确保首页不显示 hidden 文章

在首页只显示hidden属性为false的文章

{% raw %}

defaults:
  - scope:
      path: ""
      type: posts
    values:
      hidden: false

{% endraw %}

3. 创建 /work/index.html 页面

该步骤目的是在https://<your-site>/work中只显示work分类的文章
将根目录的index.html直接复制到新建目录work下，在此基础上做一些修改

Front Matter中加入permalink: /work/，以设置访问路径是https://<your-site>/work
在for post in site.posts中加入 {% if post.category ** "work" %}的判断，并用{% endif %}收尾，以确保只显示work分类的文章

以我的index.html为例
- 有些个人博客（比如我）搭建时用了分页插件（比如jekyll-paginate），所以首页的 index.html 里用的是 paginator.posts，而不是 site.posts。但分页插件 paginator只在首页生效，所以/work页面还是需要site.posts，只需都替换成site.posts即可
修改后我的work/index.html如下 {% raw %}

---
layout: page
description: "「work」"
permalink: /work/  # 设置访问路径
---

{% for post in site.posts %}
  {% if post.category == "work" %} # 如果为work分类的文章
    <div class="post-preview">
        <a href="{{ post.url | prepend: site.baseurl }}">
            <h2 class="post-title">
                {{ post.title }}
            </h2>
            {% if post.subtitle %}
            <h3 class="post-subtitle">
                {{ post.subtitle }}
            </h3>
            {% endif %}
            <div class="post-content-preview">
                {% if post.lang == 'en' %}
                    {{ post.content | strip_html | truncate:300 }}
                {% else %}
                    {{ post.content | strip_html | truncate:200 }}
                {% endif %}
            </div>
        </a>
        <p class="post-meta">
            Posted by {% if post.author %}{{ post.author }}{% else %}{{ site.title }}{% endif %} on {{ post.date | date: "%B %-d, %Y" }}
        </p>
    </div>
  {% endif %} # end for 确保如果为work分类的文章
<hr>
{% endfor %}

{% endraw %}

—————————————————————————————————————

The end

—————————————————————————————————————

首页

markdown语法总结

Fri, 18 Jul 2025 00:00:00 GMT

一些搭建网站时踩的坑和总结

灰标签

代码：

>灰标签

效果：

灰标签

—————————————————————————————————————

超链接

效果：

首页

代码：

[首页](https://blog.skycity11.xyz)

—————————————————————————————————————

斜体

效果：

斜体

代码：

*斜体*

—————————————————————————————————————

添加代码块

效果：

content

代码：

在代码块之前和之后的行上使用三个反引号

```markdown
content
```

—————————————————————————————————————

The end

—————————————————————————————————————

首页

Data Representation - TODO

Sun, 21 Jun 2020 00:00:00 GMT

Endianness
String (Char Sequence e.g. NULL 0x00)
Unicode / UTF8
Struct and Alignment
Tagging
- Tagged Pointer
- NaN tagging
- Tagged Integer (SMI)

FPGA基本原理

Wed, 25 Dec 2019 09:34:00 GMT

FPGA基本结构和原理

—————————————————————————————————————

1 FPGA基本结构

FPGA组成三要素

可编程逻辑功能块（逻辑单元）
- 实现用户功能的基本单元，多个通常规则地排成一个阵列结构，分布于整个芯片
  - 查找表
  - D触发器
  - 进位线
片内互联线（Programmable Interconnect）
输入输出块（I/O）

—————————————————————————————————————

HOME

LVDS概述

Tue, 17 Dec 2019 14:34:00 GMT

1 LVDS接口概述

LVDS(Low-Voltage Differential Signaling)低电压差分信号，是一种信号传输模式、电平标准。

LVDS接口又称RS-644总线接口。

LVDS技术核心

采用极低的电压摆幅高速差动传输数据
点对点、一点对多点的连接
低功耗、低误码率、低串扰和低辐射特点
相比于LVTTL或LVCMOS电平标准可以极大提升单通道数据速率
相比于并行接口传输数据，LVDS串口通信接口传输数据可以节省系统的电缆和连接器成本，并且可以减少连接器占用面积所需的物理空间。

LVDS使用注意点

关注相关IP核与内部逻辑之间的接口实现

LVDS工作原理

LVDS信号由三部分组成
- 差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。
- 差分信号接收器：将LVDS信号转换成TTL信号。
- 差分信号互连器：包括连接线和终端匹配电阻。
LVDS接口使用1.2V偏执电压作为基准，正负端摆幅350mV，即差模电压。
- 驱动差分线对的电流源组成（3.5mA），终端电阻为100Ω，电压摆动幅度为350mV
LVDS用来传输高速变化信号的原因：LVDS信号物理电平变化在0.85V~1.55V,由0到1电平变化的时间比TTL电平变化要快得多。且低功耗。
LVDS传输的一个通道有两个信号：V+和V-，电平相反，称之为差分对。
- 1电平：V+有3.5mA电流通过，在发送和接收端产生350mV压差，V-无电流通过。
- 0电平：V-有3.5mA电流通过，在发送和接收端产生350mV压差，V+无电流通过。

LVDS_TX IP核配置（结合实例）

LVDS_TX的目的是将并行的数据转化成高速串行的串行数据，串行数据位数就是LVDS通道数，串行数据的传输速率输入时钟与串化因子的乘积。若为10位并行数据，则将输入时钟10倍频，每个上升沿传一位数据即可。此时串化因子为10，通道数为1。

但串化因子的上限位10，如果并行数据是10位以上，比如为21位，此时只能增加串行数据的位宽（通道数）。将输入时钟7倍频，每个通道在上升沿的时候传递一位数据，故三个通道在每个上升沿传三位数据，分别是[20:14],[13:7],[6:0]。
LVDS数据速率 = LVDS时钟频率 × 串化因子
- 175Mb/s = 25MHz × 7
Parameter Settings:
- General
  - LVDS的通道数 = 3（Channels number）
  - 串化因子(数据位宽) = 7（deserialization factor）
- Frequency/PLL settings
  - 单通道的LVDS数据速率 = 175Mb/s（output data rate）
  - LVDS时钟速率 = 25MHz（input clock rate）
  - 使用pll复位端口（Use 'pll_areset' input port）
  - 寄存器tx_in使用 = (tx_inclock)（Register 'tx_in' input port using）
- Transmitter settings
  - 输出时钟分频系数 = 7（outclock divide factor）
  - 输出时钟相位偏差 = 0.00（Specify phase alignment）
  - 输出时钟占空比 = 57%（outclock ducy cycle）

lvds	lvds_inst (
	.pll_areset ( pll_areset_sig ),
	.tx_in ( tx_in_sig ),
	.tx_inclock ( tx_inclock_sig ),
	.tx_out ( tx_out_sig ),
	.tx_outclock ( tx_outclock_sig )
	);

—————————————————————————————————————

HOME

图像处理基础

Mon, 09 Dec 2019 14:34:00 GMT

图像处理简介，为实现FPGA图像处理的运用

—————————————————————————————————————

1 数字图像处理简介

1.1 图像处理概念

图像采样
- 图像采样和量化：把连续的感知数据转换为数字形式，这个转换的过程被称为图像采样和量化。
- 采样频率越高，得到的图像质量越高。
- Nyquist定理：图像的采样频率必须大于或等于源图像最高频率分量的2倍。
图像量化
- 图像采样之后每一个点要使用多大范围的数值。
- 若4位存储一个点，表示图像有16种颜色（2^4）。
- 量化位数越大，表示图像可以拥有更多的颜色。
- 8位：灰度图像，包含亮度信息。
- 24位：真彩图像，包括RGB3通道。
- 32位：在RGB基础上还包含了Alpha通道，用来表示图像的透明度。
- 红外图像处理中，通常用14位。
经过采样和量化之后，得到二维阵列f(x,y)，x∈[0,M-1],y∈[0,N-1]，M为图像宽度，N为图像高度。
图像处理常用方法
- 图像变换：空间域——>变换域，如傅里叶变换、沃尔什变换、离散余弦变换、小波变换。
- 图像编码压缩：以减少描述图像的数据量（比特数）。
- 图像增强和复原：为了提高图像的质量。
  - 图像增强：突出图像中感兴趣的部分。强化高频：轮廓清晰；强化低频：减少噪声。
  - 图像复原：先分析降质原因，建立降质模型，再通过滤波重建图像。
- 图像分割：将图像中有意义的特征部分提取出来。
- 图像描述：用几何模型描述图像。
- 图像分类（识别）：图像经过某些预处理后，进行分割和特征提取，从而进行判决分类。

1.2 图像系统构成

（1）图像处理器：负责采集光照信息。CCD/CMOS。

（2）图像编码：对输出图像进行采样和量化。

（3）图像处理器：核心。讲取样和量化结果作为数据源，对图像进行一系列的变换。PC/ARM/FPGA。

（4）显示设备：对图像进行显示。

（5）存储设备：对图像进行保存。

1.3 色彩空间

RGB:R红，G绿，B蓝。
CMY(K):C青，M洋红，Y黄，（K黑）。
HSI:H色调，S饱和，I亮度。
YUV：Y明亮度，UV色度。
YCbCr：Y亮度，Cb蓝色色度，Cr红色色度。

1.4 图像处理流水线

机械反馈控制：通过快门速度和光圈大小对过度曝光或者曝光不足的区域进行补偿。
自动对焦：主动方法：红外线/超声波测距；被动算法：根据接收到的图像进行对焦决策。通过调整传感器的自动增益控制（AGC）电路，对自动曝光进行控制。
预处理：传感器的输出需要通过伽马校正才能用于显示。最常用的是中值滤波。
滤波图像补偿：为了纠正失真，运用数学变换处理图像。
白平衡：将图像映射为“与光照无关”再输出。自动白平衡(AWB)。
拜尔插值：
- 非自适应算法：双线性插值、双三次插值。在平滑区域内效果好。
- 自适应算法：边缘指导重构。根据局部特征自动改变行为。
色彩转换：插值后的RGB图像被转换到目标颜色空间。

1.5 图像压缩与视频压缩

图片压缩：

JPEG：压缩比例为10×~20×。
JPEG2000:JPEG延续，更好的压缩比。
GIF：Graphics Interchange Format（图像互换格式）。
PNG：Portable Network Graphic Format（可移植网络图形格式）。视频压缩：
H.261：第一个使用的数字视频压缩国际标准。鼻祖。
MPEG-1：VCD光盘的技术核心。
H.262：在DVD、SVCD使用。
H.263：提高编码效率。
MPEG-4：又称ASP。第一个含有交互性的动态图像标准。
H.264：和MPEG-4是相同的标准。也称为AVC或JVT，目前主流视频压缩标准。
H.265：提高压缩率，减少失真和码流，比H.264增加一倍的数据压缩比且具有更高的视频质量。
AVS：Audio Video coding Standard(音视频编码标准)，中国制定。
WMV：Windows Media Video。微软公司开发的视频编解码器。
Real Video：Real Networks公司开发的视频编解码器。常见于网络在线播放。

1.6 视频显示处理

去隔行处理：NTSC刷新速率设定为30帧每秒。早期限制于速度，无法逐行扫描。故取出时，需要去隔行处理，讲奇数行和偶数行交支排列存储，而不是位于两个分离的视场缓冲区。方法包括行倍增、行平均、中值滤波、运动补偿。
扫描速率转换：确保输入的帧速率与输出显示的刷新速率相匹配。
色度采样：
- 色度下采样：视频标准和压缩算法大幅度缩减视频带宽。
- 色度重采样：显示器接口所支持的颜色空间域与当前颜色空间域不匹配。
缩放与剪切：
- 图像裁切：将每行/列的前/后若干个像素丢弃。
- 增加或减少每行的像素数量：丢弃像素，抽样滤波（下采样）或者复制像素，插值（上采样）。
- 增加或减少每帧的行数：垂直滤波。

其他显示处理：

Alpha混合：将图像和视频缓冲区组合起来。组合起来之后，需要决定重叠的地方哪路流胜出。

—————————————————————————————————————

首页

TFT控制器

Sat, 23 Nov 2019 09:31:00 GMT

编写TFT控制器来实现不同的显示输出。

—————————————————————————————————————

1 TFT图片显示

将400240分辨率的图片存储到ROM中，输出到800480分辨率的TFT显示屏上。实现结果如下图：

工程文件在GitHub：TFT_picture

2 TFT字符动态显示

在TFT显示屏上实现中英文和数字的动态显示。将字符(单个字符16*16像素)转换成图片，再输出到TFT显示屏上。自定义10个ROM存储0~9的数字，从而实现任意输入数字显示。对时钟分频，实现1s间隔的动态显示。

工程文件在GitHub：TFT_char

3 基于SDRAM的TFT显示

用SDRAM读写器16位RGB数据显示到TFT屏上，实现颜色动态变化。

工程文件在GitHub：TFT_SDRAM

4 基于AD7928的虚拟示波器设计

用SPI通信实现FPGA与AD7928的通信，并将adc获得的数字信号用TFT屏显示。实现1MSPS的吞吐速率（SPS=Samples Per Second），12位位宽。 AD7928的SPI通信协议时序图如下所示：

系统整体框图如下所示：

工程文件在GitHub：Oscilloscope

—————————————————————————————————————

首页

Vivado使用注意事项

Tue, 19 Nov 2019 15:44:00 GMT

总结一些使用Vivado时的注意事项，主要是与Quartus使用的区别

—————————————————————————————————————

1 Reset信号的IO配置

always @(posedge clk or negedge rst_n)

这是写Verilog时很常用的一个语句，但是在Vivado中这么写会在Generate Bitstream这一步中报错，如图所示：

为了避免这个错误，需要在XDR中加一条:

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets rst_n_IBUF]

原因是，从外部来的（接到板子上的）always语句中的敏感信号为时钟以外的外部信号，Vivado在处理外部时钟信号的时候会自动添加BUFG模块来去除时钟的抖动，但是其他信号（此处的rst_n）就不会这样做，这样的话在always语句的敏感信号列表中使用没有去抖动的外部信号就有可能导致系统不稳定，所以会出现这个错误。

—————————————————————————————————————

首页

Verilog书写

Mon, 18 Nov 2019 10:39:00 GMT

总结一些Verilog常用模块和语法。

—————————————————————————————————————

1 verilog常用模块

1.1 上升沿及下降沿检测

上升沿

wire	variable_rise;
reg		variable_r1;
reg		variable_r2;

assign variable_rise = ~variable_r2 & variable_r1;	//检测上升沿

always @(posedge clk_50m or negedge rst_n) begin
	if(!rst_n) begin
		variable_r1 <= 1'b1;
		variable_r2 <= 1'b1;
	end
	else begin
		variable_r1 <= variable;
		variable_r2 <= variable_r1;
	end
end

下降沿

wire	variable_fall;
reg		variable_r1;
reg		variable_r2;

assign variable_fall = variable_r2 & ~variable_r1;	//检测下降沿

always @(posedge clk_50m or negedge rst_n) begin
	if(!rst_n) begin
		variable_r1 <= 1'b0;
		variable_r2 <= 1'b0;
	end
	else begin
		variable_r1 <= variable;
		variable_r2 <= variable_r1;
	end
end

1.2 跑马灯

参数N设定灯的个数，参数TIMEOUT设定亮灯时间间隔。

如设定N为10，TIMEOUT为5M，系统时钟是DE1-SOC的50M时钟，则亮灯间隔是0.1s。

module	led
#(	parameter N = 10,
	parameter TIMEOUT = 32'd5_000_000)
 (	input								clk,
	input								rst_n,
	output	reg	[N-1 : 0]	led
);

reg	[31:0]	cnt;	//确定亮灯的时间间隔
always @(posedge clk or negedge rst_n) begin
	if(!rst_n)
		cnt <= 'h0;
	else if(cnt == TIMEOUT - 1'b1)
		cnt <= 'h0;
	else
		cnt <= cnt + 1'b1;
end

always @(posedge clk or negedge rst_n) begin
	if(!rst_n)
		led <= 'b1;
	else if(cnt == TIMEOUT - 1'b1)
		if(led[N-1] == 1'b1)
			led <= 'b1;
		else
			led <= led << 1;
	else
		led <= led;
end

endmodule

1.3 4位转16位解码器

module	decoder_4_16(
	input					enable,
	input		[3:0]		in,
	output		[15:0]		out
);

	wire		[3:0]		high_d;
	wire		[3:0]		low_d;
	
	assign high_d[3] = ( in[3]) & ( in[2]) & enable;
	assign high_d[2] = ( in[3]) & (~in[2]) & enable;
	assign high_d[1] = (~in[3]) & ( in[2]) & enable;
	assign high_d[0] = (~in[3]) & (~in[2]) & enable;
	
	assign low_d[3]  = ( in[1]) & ( in[0]);
	assign low_d[2]  = ( in[1]) & (~in[0]);
	assign low_d[1]  = (~in[1]) & ( in[0]);
	assign low_d[0]  = (~in[1]) & (~in[0]);
	
	assign out[15] = high_d[3] & low_d[3];
	assign out[14] = high_d[3] & low_d[2];
	assign out[13] = high_d[3] & low_d[1];
	assign out[12] = high_d[3] & low_d[0];
	assign out[11] = high_d[2] & low_d[3];
	assign out[10] = high_d[2] & low_d[2];
	assign out[9]  = high_d[2] & low_d[1];
	assign out[8]  = high_d[2] & low_d[0];
	assign out[7]  = high_d[1] & low_d[3];
	assign out[6]  = high_d[1] & low_d[2];
	assign out[5]  = high_d[1] & low_d[1];
	assign out[4]  = high_d[1] & low_d[0];
	assign out[3]  = high_d[0] & low_d[3];
	assign out[2]  = high_d[0] & low_d[2];
	assign out[1]  = high_d[0] & low_d[1];
	assign out[0]  = high_d[0] & low_d[0];

endmodule

—————————————————————————————————————

HOME

Testbench书写

Mon, 18 Nov 2019 10:39:00 GMT

总结一些testbench常用模块和语法以及仿真时出现的问题。

—————————————————————————————————————

1 testbench常用小模块

1.1 时钟产生模块

产生50MHz时钟模块：

`timescale 1ns/1ns
`define CLK50M_PERIOD 20
initial clk = 1'b1;
always #(`CLK50M_PERIOD/2) clk = ~clk;

2 testbench语法

2.1 task语法

task表示任务，里面的语句顺序执行，写好之后直接调用即可,注意加括号，该语法可以起到精简代码的作用。

initial begin
	rst_n = 0;
	#201;
	rst_n = 1;
	#20000;
	key_press();	//调用
	#20000;
end

reg key;
task key_press;		//定义
	begin
		key = 1;
		#200000;
		key = 0;
	end
endtask

2.2 repeat语法

repeat表示重复，括号中为次数。简单的重复10次的例子：

repeat(10) begin
	key = 1;
	#200000;
	key = 0;
end

含敏感信号的例子：

repeat(10) @(posedge clk) syn_rst = 1'b0;

2.3 随机数$random(不可综合)

random函数仅用于测试验证，如果需要可综合的随机数，需要研究LSFR等随机数生成方法。产生一个(-50,50)范围内的随机数：

reg	[23:0]	rand;
rand = $random % 50

产生一个(min,max)范围内的随机数：

reg [23:0]	rand;
rand = min + {$random} % (max - min + 1);

2.4 wait语法

等待key=1时往下执行。

wait(key == 1);

2.5 for语法

与C基本一致，注意不能i++，实例如下：

for(i=0;i<100;i=i+1) begin
	key = 1;
	#(i * 1000);
	key = 0;
end

—————————————————————————————————————

HOME

任意奇数分频

Sun, 17 Nov 2019 05:37:36 GMT

对时钟信号进行任意奇数分频，并仿真实现分频信号。

—————————————————————————————————————

1 三分频

1.1 三分频时序

首先来讲三分频电路逻辑，如何实现占空比为50%的三分频，也是硬件逻辑笔试题中常提的问题。其实三分频电路有很多种方法，这里选用其中一种：

先对时钟信号进行上升沿和下降沿触发的两个模三计数，当计数器计数到0和1时进行两次翻转，从而求出两个占空比为1/3的频率波形，分别为上升沿触发和下降沿触发，再将两个信号波形进行或运算。时序图如下：

1.2 三分频代码

对上升沿和下降沿分别进行模三计数

reg	[15:0]	cnt_pos;    //上升沿计数
always@(posedge clk_in or negedge rst_n) begin
	if(!rst_n)
		cnt_pos <= 1'b0;
	else if(cnt_pos == 0)
		cnt_pos <= 1'b0;
	else
		cnt_pos <= cnt_pos + 1'b1;
end

reg	[15:0]	cnt_neg;    //下降沿计数
always@(negedge clk_in or negedge rst_n) begin
	if(!rst_n)
		cnt_neg <= 1'b0;
	else if(cnt_neg == (DIV - 1'b1))
		cnt_neg <= 1'b0;
	else
		cnt_neg <= cnt_neg + 1'b1;
end

当计数器计数到0和1时进行两次翻转

reg	clk_pos;    //  上升沿触发时钟
always@(posedge clk_in or negedge rst_n) begin
	if(!rst_n)
		clk_pos <= 1'b1;
	else if(cnt_pos == 0)
		clk_pos <= 1'b0;
	else if(cnt_pos == 1'b0)
		clk_pos <= 1'b1;
	else
		clk_pos <= clk_pos;
end

reg	clk_neg;
always@(negedge clk_in or negedge rst_n) begin
	if(!rst_n)
		clk_neg <= 1'b1;
	else if(cnt_neg == ((DIV - 1'b1)/2))
		clk_neg <= 1'b0;
	else if(cnt_neg == 1'b0)
		clk_neg <= 1'b1;
	else
		clk_neg <= clk_neg;
end

将两个信号波形进行或运算

assign	clk_out = clk_pos | clk_neg;

1.3 三分频仿真实现

用modelsim对逻辑代码进行仿真，得到的仿真图如下：

2 任意奇数分频

2.1 任意奇数分频逻辑

任意奇数分频只要在三分频的基础上进行修改即可，比如进行N分频，就让计数器进行模N计数，然后在计数到0和(N-1)/2的时候翻转，其余不变。

2.2 任意奇数分频代码

module	divide_N
#(parameter DIV = 7)
(		input		clk_in,
		input		rst_n,
		output	clk_out
);

reg	clk_pos;
reg	clk_neg;

reg	[15:0]	cnt_pos;
reg	[15:0]	cnt_neg;

always@(posedge clk_in or negedge rst_n) begin
	if(!rst_n)
		cnt_pos <= 1'b0;
	else if(cnt_pos == (DIV - 1'b1))
		cnt_pos <= 1'b0;
	else
		cnt_pos <= cnt_pos + 1'b1;
end

always@(posedge clk_in or negedge rst_n) begin
	if(!rst_n)
		clk_pos <= 1'b1;
	else if(cnt_pos == ((DIV - 1'b1)/2))
		clk_pos <= 1'b0;
	else if(cnt_pos == 1'b0)
		clk_pos <= 1'b1;
	else
		clk_pos <= clk_pos;
end

always@(negedge clk_in or negedge rst_n) begin
	if(!rst_n)
		cnt_neg <= 1'b0;
	else if(cnt_neg == (DIV - 1'b1))
		cnt_neg <= 1'b0;
	else
		cnt_neg <= cnt_neg + 1'b1;
end

always@(negedge clk_in or negedge rst_n) begin
	if(!rst_n)
		clk_neg <= 1'b1;
	else if(cnt_neg == ((DIV - 1'b1)/2))
		clk_neg <= 1'b0;
	else if(cnt_neg == 1'b0)
		clk_neg <= 1'b1;
	else
		clk_neg <= clk_neg;
end

assign	clk_out = clk_pos | clk_neg;

endmodule

2.3 任意奇数分频测试模块代码

`timescale 1ns/1ns
`define CLK50M_PERIOD 20

module	divide_N_tb;
	reg	clk;
	reg	rst_n;
	wire	clk_out;
	
parameter	DIV = 7;
initial clk = 1'b1;
always #(`CLK50M_PERIOD/2) clk = ~clk;

initial begin
	rst_n = 0;
	#(`CLK50M_PERIOD * 20 + 1)
	rst_n = 1;
	
	#5000;
	$stop;
end

divide_N
#(	.DIV(DIV)
	)divide_N
(	.clk_in(clk),
	.rst_n(rst_n),
	.clk_out(clk_out)
);

endmodule

2.4 任意奇数分频仿真实现

以7分频为例:

—————————————————————————————————————

HOME

Peter John Landin

Fri, 13 Sep 2019 00:00:00 GMT

wiki

维基

I was long curious about how does λ calculus become the foundation of formalizaing programming languages. It's strange that I haven't look up the answer until today: It's invented so early by Alonzo Church (whom I will write another post for) as an alternative mathematic foundation in 1930s and its relation with programming language was re-discoverred in 1960s.

From the "Lambda calculus and programming languages" section of wikipedia page:

As pointed out by Peter Landin's 1965 paper "A Correspondence between ALGOL 60 and Church's Lambda-notation"

I found this name quite familiar since I read his paper "The mechanical evaluation of expressions" before, in which he introduced the first abstract machine for functional programming language, namely SECD machine. This paper also define the term Closure which becomes a prevalent notion in computer programming nowadays.

Besides of that, his contributions also include:

on ALGO definition
ISWIM programming language
off-side rule, known as "indentation-based" syntax nowadays, popularized by Miranda, Haskell, Python, etc.
coin the term syntactic sugar

He was much influenced by a study of McCarthy's LISP and taught Tony Hoare ALGO with Peter Naur and Edsger W. Dijkstra. (Oh yes, definitely 4 more people to write).

I have just download his old, influential paper "The next 700 programming languages". I am sure it will be an enjoyable read.

FPGA笔试题汇总

Sat, 05 Jan 2019 12:55:00 GMT

一些公司笔试题的罗列

—————————————————————————————————————

1 AMD 2008

Q: Write a sequece of 3-bit grey code. Can you derive a general equation to convert binary to grey code?

[题目分析]
- 编写一个3位格雷码序列。您可以导出将二进制转换为格雷码的一般方程吗？
- 格雷码
  - 用途：跨时钟域的计数器设计（FIFO读写地址）
  - 好处：每次只变1bit,因此检测到边缘的时候不会判断出错，只会往返一拍。
  - 格雷码与二进制码对应关系：
    - 某二进制数为 B(n-1)B(n-2)...B2B1B0
    - 对应格雷码为 G(n-1)G(n-2)...G2G1G0
    - 最高位保留—— G(n-1) = B(n-1)
    - 其他各位 —— G(i) = B(i+1) 异或 B(i)

A: 4位二进制转为格雷码的实现代码如下

assign dout[3] = din[3];
assign dout[2] = din[3] ^ din[2];
assign dout[1] = din[2] ^ din[1];
assign dout[0] = din[1] ^ din[0];

—————————————————————————————————————

HOME