320 字

2 分钟

Testbench书写

2019-11-18

FPGA

无标签

总结一些testbench常用模块和语法以及仿真时出现的问题。

—————————————————————————————————————

1 testbench常用小模块

1.1 时钟产生模块

产生50MHz时钟模块：

1
`timescale 1ns/1ns
2
`define CLK50M_PERIOD 20
3
initial clk = 1'b1;
4
always #(`CLK50M_PERIOD/2) clk = ~clk;

2 testbench语法

2.1 task语法

task表示任务，里面的语句顺序执行，写好之后直接调用即可,注意加括号，该语法可以起到精简代码的作用。

1
initial begin
2
  rst_n = 0;
3
  #201;
4
  rst_n = 1;
5
  #20000;
6
  key_press();  //调用
7
  #20000;
8
end
9

10
reg key;
11
task key_press;    //定义
12
  begin
13
    key = 1;
14
    #200000;
15
    key = 0;
16
  end
17
endtask

2.2 repeat语法

repeat表示重复，括号中为次数。简单的重复10次的例子：

1
repeat(10) begin
2
  key = 1;
3
  #200000;
4
  key = 0;
5
end

含敏感信号的例子：

1
repeat(10) @(posedge clk) syn_rst = 1'b0;

2.3 随机数$random(不可综合)

random函数仅用于测试验证，如果需要可综合的随机数，需要研究LSFR等随机数生成方法。产生一个(-50,50)范围内的随机数：

1
reg  [23:0]  rand;
2
rand = $random % 50

产生一个(min,max)范围内的随机数：

1
reg [23:0]  rand;
2
rand = min + {$random} % (max - min + 1);

2.4 wait语法

等待key=1时往下执行。

1
wait(key == 1);

2.5 for语法

与C基本一致，注意不能i++，实例如下：

1
for(i=0;i<100;i=i+1) begin
2
  key = 1;
3
  #(i * 1000);
4
  key = 0;
5
end

—————————————————————————————————————

HOME

Testbench书写

/posts/2019-11-18-simulation/

作者

Eric

发布于

2019-11-18

许可协议

CC BY-NC-SA 4.0

部分信息可能已经过时

Verilog书写

任意奇数分频

SkyCity's Blog